| Sayisal Tasarim | 3+0+1 | AKTS:5 | ||||
| Yil / Yariyil | Bahar Dönemi | |||||
| Ders Duzeyi | Lisans | |||||
| Yazilim Sekli | Zorunlu | |||||
| Bölümü | ELEKTRIK ve ELEKTRONIK MÜHENDISLIGI BÖLÜMÜ | |||||
| Ön Kosul | Yok | |||||
| Egitim Sistemi | Yüz yüze , Grup çalismasi | |||||
| Dersin Süresi | 14 hafta - haftada 3 saat teorik ve 1 saat laboratuar | |||||
| Ögretim Üyesi | Prof. Dr. Salim KAHVECI | |||||
| Diger Ögretim Üyesi | DOÇ. DR. Salim KAHVECI, | |||||
| Ögretim Dili | Türkçe | |||||
| Staj | Yok | |||||
| Amaç | ||||||
| Bilgisayarin arka planini ögrenmek. Sayisal tasarim yöntemlerinin prensiplerini ögretmek. Giderek karmasiklasan sistemlerde sistematik olarak hatalari düzeltebilmek. | ||||||
|
Ögrenme Çiktilari |
BPÇK |
ÖY |
||||||
|
Bu dersi basari ile tamamlayan ögrenciler : |
||||||||
| ÖÇ - 1 : |
Boolean cebrinin temel ögelerine iliskin bilgileri , degerlendirilmelerini ve bunlarin lojik tasarimlara uygulatilmasinini anlayabileceklerdir |
2, 4, 5, 6, 7, 9 |
1,4 |
|||||
| ÖÇ - 2 : |
kombinasyonal ve ardisil mantiksal/sayisal devreler ve modular tasarim teknikleri ayrintili olarak kavrayacaklardir |
, 4, 5, 6, 7, 9 |
1 |
|||||
| ÖÇ - 3 : |
Bilgisayarin çalisma mantigini anlayacaktir. |
, 4, 5, 6, 7, 9 |
1 |
|||||
| ÖÇ - 4 : |
Sayisal Tasarim metotlarini ögrenecektir. |
, 4, 5, 6, 7, 9 |
1 |
|||||
| ÖÇ - 5 : |
Bir donanimin programlanip nasil özel bir amaç kullanilabilecegini ögrenir. |
, 4, 5, 6, 7, 9 |
1 |
|||||
|
BPÇK : Bölüm program çiktilarina katki, ÖY : Ölçme ve degerlendirme yöntemi (1: Yazili Sinav, 2: Sözlü Sinav, 3: Ev Ödevi, 4: Laboratuvar Çalismasi/Sinavi, 5: Seminer / Sunum, 6: Dönem Ödevi / Proje), ÖÇ : Ögrenme Çiktisi |
||||||||
|
Ders Içerigi |
|||||||||
|
Sayi sistemleri, onlu sayilar, ikili sayilar, ikinin kuvvetleri, sayi dönüsümleri, 16'lik sayilar, bit, byte, nibble. Ikili düzende toplama, isaretli ikili sayilar, ikinin tümleyeni sayilar. Mantik kapilari, mantik seviyleri, gürültü. Mantik devreleri ailesi (TTL, CMOS, LVTTL, LVCMOS). Boolean denklemleri, toplamlarin çarpimi, çarpimlarin toplami. Boolean cebiri, boolean aksiyomlari, Boolean denklemlerini basitlestirmek. DeMorgan teoremi. Devre semalarina iliskin kurallar. Çok çikisli devreler. Öncelikli devre donanimi. Önemsiz girisler. Üç seviyeli bus'lar. Karnough haritalari. Çogullayicilar ve kod çözücüler. Gecikme türleri. Kritik yollar. Glitch. Ardisil devrelere giris. Iki kararli devre. SR, D latch ve D flip-flop. Enable edilebilen flip floplar. Resetlenebilen flip-floplar. Setlenebilen flip-floplar. Ardisil lojik. Senkron ardisil lojik tasarimi. Sonlu durum makinalari. Moore ve Mealy sonlu durum makinalarinin karsilastirilmasi. Zamanlama, giris ve çikis zamanlama kisitlari. Kurma ve tutma zaman kisitlari. Zamanlama analizleri. Saatin sapmasi. Meta kararlilik. Senkronlayicilar. Uzamasal ve zamansal paralellestirme. Donanim tanimlama dilleri (HDL). Benzetim ve sentezleme. Systemverilog, HDL benzetimi. Toplayici, çikarici, karsilastirici ve ALU tasarimi. Kaydirici, çarpici, bölücü tasarimi. Sabit noktali, isaretli sabit noktali, kayan noktali sayilar. Sayicilar. Kaydirmali kaydeciler. Bellek dizileri. ROM, RAM, DRAM, SRAM. Belleklerle devre tasarimi. PLA, FPGA, |
|||||||||
|
Haftalik Detayli Ders Içerigi |
||||||
|
Hafta |
Detayli Içerik |
Önerilen Kaynak |
||||
| Hafta 1 |
Bilgisayar mimarisine giris. Karmasik sistemlerin idaresi ve sayisal özütleme. Sayi sistemleri. |
|
||||
| Hafta 2 |
Mantik kapilari. Mantik seviyeleri. |
|
||||
| Hafta 3 |
CMOS transistörler. Güç tüketimi. |
|
||||
| Hafta 4 |
Kombinasyonel mantik devrelerinin tasarimi. Boolean denklemleri. Boolean cebiri. |
|
||||
| Hafta 5 |
Mantik'tan devreye geçis. Çok seviyeli kombinasyonel lojik. Karnaugh haritalari. |
|
||||
| Hafta 6 |
Karnaugh haritalari. Multiplexer'lar. Kod çözücüler. Zamanlama. Ardisil mantik devre tasarimina giris |
|
||||
| Hafta 7 |
Flip-flop'lar ve latch'ler. |
|
||||
| Hafta 8 |
Aritmetik devreler. Sayi sistemleri |
|
||||
| Hafta 9 |
Ara Sinav |
|
||||
| Hafta 10 |
Sonlu durum makinalari. Ardisil lojikte zamanlama. |
|
||||
| Hafta 11 |
Ardisil lojikte zamanlama. Paralellestirme |
|
||||
| Hafta 12 |
Donanim tanimlama dilleri. Kombinasyonel lojik. Yapisal modelleme. Ardisil lojik. |
|
||||
| Hafta 13 |
Daha fazla kombinasyonel lojik ifadesi. Sonlu durum makinalari. Parametrelenmis modüller. Test etme. Aritmetik devreler. |
|
||||
| Hafta 14 |
Senkron mantik devre tasarimi. Sonlu durum makinalari. |
|
||||
| Hafta 15 |
Senkron mantik devre tasarimi. |
|
||||
| Hafta 16 |
Dönem sonu sinavi |
|
||||
|
Ders Kitabi / Malzemesi |
||||||
| 1 | Harris D. ve Harris S., 2012; Digital Design and Computer Architecture, Morgan Kaufmann
|
|||||
|
Ilave Kaynak |
||||||
| 1 | Nelson P. V., Agle H.T., Carroll D B., Irwin J. D., 1995; Digital Logic Circuit Analysis and Design, Prentice Hall, New Jersey
|
|||||
| 2 | Arsan T. ve Çölkesen R., Lojik Devre Tasarimi, 2007; Papatya yayincilik
|
|||||
| 3 | Altan C. Basilmamis ders notlari
|
|||||
|
Ölçme Yöntemi |
|||||||||||||
|
Yöntem |
Hafta |
Tarih |
Süre (Saat) |
Katki (%) |
|||||||||
|
Arasinav |
9 |
Dönem içinde ilan edilmektedir. |
2 |
30 |
|||||||||
|
Uygulama |
4 |
Dönem içinde ilan edilmektedir. |
|
20 |
|||||||||
|
Dönem sonu sinavi |
16 |
Dönem içinde ilan edilmektedir. |
2 |
50 |
|||||||||
